搜索我们的IC设计中心的IP核和IC设计相关内容。

或者尝试一个搜索示例:BCD加法器

类别:算术核IP核(98)

数字视频广播(DVB-S2) LDPC解码器

低密度奇偶校验(LDPC)编码是Gallager引入的一种错误编码形式,可以实现性能…

许可:LGPL
语言:Verilog

Verilog固定点数学库

嘿,这个项目已经被下载了很多很多次了。我很高兴你觉得它有用。我对……感兴趣。

许可:LGPL
语言:Verilog

32位流水线5x4Gbps CRC生成器

提出了一种32位并行、高度流水线化的循环冗余码(CRC)发生器。该设计可以处理5个不同的通道在一个输入…

许可:GPL
语言:硬件描述语言(VHDL)

VHDL中的平行二维DCT

新增:由Emrah Yuce创建的12位输入MDCT版本已添加到项目下载。二维DCT在VHDL中的并行综合实现....

语言:硬件描述语言(VHDL)

二维FHT -二维快速哈特利变换

RTL Verilog代码执行二维快速Hartley变换(2D-FHT)为8x8点。提出了一种频率抽取的FHT算法。

许可:LGPL
语言:Verilog

可在Verilog中配置Cordic Core

cordic核心的100%行为实现。核心是高度可配置的'定义。包括一个测试台。看到了…

语言:Verilog

Verilog中可配置的CRC核

N/A

许可:LGPL
语言:Verilog

可配置的并行扰码器解码器

这是一个用于并行扰码/解码器的行为模块。有RTL扰码模块可用,这个项目的目的是建立…

许可:LGPL
语言:硬件描述语言(VHDL)

用于迭代的CORDIC算法核心

CORDIC算法是求解许多数学函数的迭代算法,如三角函数,双曲函数…

许可:GPL
语言:硬件描述语言(VHDL)

IQ信号的CORDIC反正切

基于CORDIC算法的函数流化。[角,模]= cordic([I, Q])角= atan(Q/I)模=√(I^2+Q^2)角…

许可:LGPL
语言:Verilog

CRCAHB

计算核心最初创建:Cesar, Julio Fernandes, Felipe //// CRCAHB core BLOCK这个文件是APB to I2C项目的一部分…

许可:LGPL
语言:Verilog

开源双精度FPU

自由和开源的双精度浮点单元(FPU)。openFPU64目前的功能:-双精度-加/减-…

许可:GPL
语言:硬件描述语言(VHDL)

离散余弦变换核(DCT)

最近通信和网络技术的进步使得许多应用程序使用数字视频成为可能,例如……

符合IEEE-754标准的双精度浮点单元

功能-该单元被设计为与一个全局时钟同步。所有寄存器都在时钟的上升沿上更新。——所有寄存器……

许可:LGPL
语言:Verilog

FT816浮点加速器

07/06/2019 -更新了平方根核心,允许在任何负载激活时重新启动计算。06/14/2019 -更新已作出…

许可:LGPL
语言:Verilog

定点流水线二次多项式

Quadratic_func是一个完全流水线二次多项式,计算关系y = ax^2 + bx + c。

许可:GPL
语言:硬件描述语言(VHDL)

椭圆曲线组核心

椭圆曲线组核心是用于计算椭圆曲线组中两个元素的加法,以及添加$c$相同的元素…

许可:LGPL
语言:Verilog

定点算法模块Verilog

这个项目是为了在verilog中创建定点(Q格式)算术模块而开始的。创建的是一个参数化的(指定…

许可:LGPL
语言:Verilog

fpga的高效浮点对数单元

一种用于fpga的快速空间和资源高效对数逼近单元的VHDL实现。该单元是ICSILog的一个实现…

许可:LGPL
语言:硬件描述语言(VHDL)

32位不动点平方根(递归算法)

VHDL项目的一个32位固定点数据的平方根单位(SRU)。该单元实现了Goldschmidt递归算法。管线式……

许可:LGPL
语言:硬件描述语言(VHDL)