搜索我们的IC设计中心,以实现IP核心和IC设计相关内容。

或尝试示例搜索:3DES.

类别:处理器IP核心(191)

OpenRisc 1000架构32/64位RISC / DSP

OpenRISC项目的目标是在GNU (L)GPL许可下创建一个免费的、开源的计算平台。平台……

执照 :LGPL.
语言:verilog.

Altor32 - 替代轻质openRisc CPU

Altor32是一个OpenRisc 1000架构派生RISC CPU,针对小型FPGA,只包含OpenRisc的最基本的ISA功能......

执照 :LGPL.
语言:verilog.

Xilinx上的Java编译器32位右处理器

32位的FORTH处理器符合dans '94。该处理器是作为毕业论文开发的,以获得学位。

执照 :LGPL.
语言:VHDL.

8080兼容的8位CPU

这是我创建的8080核心作为一个项目,以了解Verilog。8080是第8008-> 8080-> Z80系列中的第二个。这是第二个......

语言:verilog.

16位古典CPU基于Caxton Foster的蓝色CPU松散

一个16位古典CPU基于Caxton Foster的Blue CPU从书“计算机架构”。包括交叉装配器......

执照 :LGPL.
语言:verilog.

16位单片机VHDL汇编程序

为CPU 1000 Xilinx切片提供800个Xilinx切片,用于完整SOC的切片优化C程序的exeution VHDL,汇编器,C编译器,...

执照 :LGPL.
语言:VHDL.

16位打开urisc核心处理器

请在这里写下项目的描述。它用作MetatAg(搜索引擎看这个)。

执照 :LGPL.
语言:VHDL.

1664微处理器 - 模拟器源可配置

概述16,32,64位微处理器 - 模拟器源可配置。16位固定指令长度。所有说明条件。最高128 ......

执照 :其他
语言:C / C ++

简单的RISC 32位管道处理器

请在这里写下项目的描述。它用作MetatAg(搜索引擎看这个)。

执照 :LGPL.
语言:verilog.

MC6809 / HD6309兼容核心处理器

Verilog,供应商独立,无周期准确MC6809 / HD6309兼容处理器核心。目标: - 执行所有实现的操作码 - 允许...

执照 :LGPL.
语言:verilog.

基于FPGA的6502处理器在VHDL中

功能 - Feature1 - Feature2状态 - ... - ... - ...

A-Z80 CPU - 尊贵Zilog Z80处理器的实施

更新:在纯Verilog中重写,CPU现在可以在Altera和Xilinx设备上使用!A-Z80是尊重的概念实施......

执照 :LGPL.
语言:verilog.

CPU生成器 - CPUGEN(TM)生成可自定义的RISC CPU核心

Cpugen (TM)生成可定制的RISC cpu内核。它允许直接定制地址/数据/指令总线大小,中断处理,…

语言:VHDL.

Verilog RTL实现的老IBM 650计算机

一个古老的IBM 650计算机的Verilog RTL实现。这个项目的目标是使用可用的原始材料重建一个650作为…

执照 :LGPL.
语言:verilog.

68HC05 - 在VHDL中为单个文件中的MC68HC05克隆

MC68HC05在VHDL中作为单个文件中的MC68HC05克隆。两次表现为原件。乘法是在一个时钟周期中完成的。2007.02.11首先......

语言:VHDL.

合成的VHDL 8位微控制器,具有扩展外设集

该项目的目标是创建一个带有扩展外围设备的8位微控制器的一个非常好的记录,完全合成的VHDL模型......

执照 :LGPL.
语言:VHDL.

8位流水线处理器

N / A.

执照 :LGPL.
语言:C / C ++

8位高达8位微处理器,有5条说明

这是8位微处理器,具有5条指令。它基于8080架构。这种架构称为SAP,适用于可靠的计算机。...

执照 :GPL.
语言:VHDL.

8位CPU优化用于控制应用8051核心

8051微控制器是MCS-51系列的成员,最初是由英特尔公司在80年代设计的。8051由于它的…

ASPIDA同步/异步DLX全异步核心

aspida项目已经实施了DLX指令集架构(ISA)的异步IP,并为ISA转换提供了纳入支持所以...